# ⑩日本国特許庁(JP)

⑩特許出願公開

# ⑩ 公開特許公報(A) 平4-96546

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)3月27日

H 04 L 12/48 H 04 Q 11/04

7830-5K H 04 L 11/20 8843-5K H 04 Q 11/04 Z R

審査請求 未請求 請求項の数 4 (全 12 頁)

50発明の名称

待ち行列パツフア構成方式

②特 願 平2-214103

②出 題 平2(1990)8月13日

@発明者

小 林

孝 文

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 穂坂 和雄 外2名

# 明細書

1、発明の名称

待ち行列パッファ構成方式

- 2. 特許請求の範囲
- (1) 所定長のデータの書き込みと読み出しを行うF1F0内の待ち行列バッファ構成方式において、

バッファ列をアドレス引き継ぎによる単独チェ ーン形式で構成し、

入力するデータに処理優先度を表すクラス情報 ・ を付加し、

データが書き込まれたパッファ位置を示すクラ ス別の書き込みポインタテーブル(11)を設け、

入力データを空きバッファ(15)に書き込み、該空きバッファ(15)をデータのクラスに応じたチェーン内の位置に挿入してつなぎ替えることを特徴とする待ち行列バッファ構成方式。

(2) ヘッダと情報とで構成する所定長のセルを

格納して読み出すFIFO内の待ち行列バッファ 構成方式において、

各セルのヘッダに処理優先度を表すクラス情報 を付加し、

優先度の高いクラスから順次アドレス引き継ぎによる単独チェーン形式でセルが書き込まれる待ち行列バッファと、

クラス別のセル書き込みバッファの後端の位置 を格納する書き込みポインタテーブル(11)と、

空きバッファ位置を示す空きバッファポインタ 格納手段(13)と、

書き込み待ち行列バッファのアドレス引き継ぎにより更新される読み出しポインタ格納手段(12)とを備え、

入力セルを空きバッファ(15)に書き込み、該セルのクラスに対応して書き込みポインタテーブルを用いて待ち行列バッファ中につなぎ替えることを特徴とする待ち行列バッファ構成方式。

(3) 請求項(2)において、

入力セルを書き込むべき空きバッファをチェー

ン形式で保持する空きバッファポインタ格納手段(13)を備えることを特徴とする待ち行列バッファ 構成方式。

(4) 請求項(1)~(3)において.

クラス別の書き込みポインタテーブル(11)に、各クラスのセルが書き込まれて読み出しが終了していないことを表す積込みフラグが格納されることを特徴とする待ち行列バッファ構成方式。

#### 3. 発明の詳細な説明

#### [概要]

所定長のデータの書き込みと読み出しを行うド 1FO内の待ち行列パッファ構成方式に関し、

単独行列を用いながらセル毎の処理優先度に対応して読み出しの順序を替えることができる待ち 行列パッファ構成方式を提供することを目的とし、

バッファ列をアドレス引き継ぎによる単独チェーン形式で構成し、入力するデータに処理優先度 を表すクラス情報を付加し、データが書き込まれ たバッファ位置を示すクラス財の書き込みポイン

- 3 -

が重要になっている。

# 〔従来の技術〕

第8図は従来のATMスイッチの構成例を示す。 この構成は、マルチ・ステージ・セルフ・ルーチィング (Multi-Stage Self-Routing:MSSR) 式のスイッチを用いた例である。

第8図の動作の概要を説明すると、入力ハイウェイ(Input Highway)から連続して入力するセルはそれぞれバーチャルチャネルナンバ(Virtual Channel Number:以下VCNという)を含むヘッダと情報とで構成され、複数のセルがVCNコンバータ(VCCという)80に入力すると、VCCは図示されないテーブルを参照してVCNをスイッチングに用いる制御情報であるタグ(TAC)に変換する。セルの本体とタグは、MSSRネットワーク81内の初段のセルフ・ルーティングモジュール(SRMという)82に入力する。この中の切替部821は、入力したセルをVCC80で発生したタグにより切替え制御し、指定さ

タテーブルを設け、入力データを空きバッファに 審き込み、該空きバッファをデータのクラスに応 じたチェーン内の位置に挿入してつなぎ替えるよ う構成する。

# [産業上の利用分野]

本発明は所定長のデータの書き込みと読み出し を行うFIFO内の待ち行列パッファ構成方式に 関する。

近年、将来のBISDN(Broadband Integrated Services Digital Network)構築の要 衆技術として、ATM(Asynchronous Transfer Mode)が注目されている。

ATMスイッチは、一般にセルと呼ばれる固定 長情報パケットを蓄積する待ち行列パッファ(以 下、キューと呼ぶ)とこれの書き込み/読み出し を制御する回路及び複数のキューを接続する線路 で構成され、キューは例えばFIFO(First In Pirst Out)を用いて構成するが、スイッチ内で のセルの送達遅延時間とセルの廃棄率の処理方法

- 4 -

れたルート別に設けられた待ち行列(キュー)バッファ822に入力する。複数の同じルート(ここでは次段のモジュールへのリンク(LINK))に接続された複数の待ち行列バッファ822に書き込まれたセルは順次読み出され多重部823で多重化され次段へ出力され、以下同様に各SRM82で順次スイッチングが行われて最終段のSRM82から出力ハイウェイに出力される。

なお、呼処理部(Gall Processing) 8 4 は信号 処理部(Signal Processing) 8 3 からの信号情報 を受取り、各VCCのタグの制御を行う。

上記のように従来のATMスイッチは、セルと呼ばれる固定長情報パケットを蓄積するキューバッファが用いられ、一般にFIFOを用いて構成する。

ATM網に収容されているメディアとしては、 画像、音声、データ等の各種があり、それぞれ要求する通話品質に応じて、セル廃棄率や送達の許 容遅延時間が相違する。例えば、音声や動画像の 場合はリアルクイム性が重要視され、遅延時間は

一定時間内に維持される必要があるが、セル廃棄が生じても影響が少ない。これに対しデータの場合は、セル廃棄が生じると意味がなくなるが、遅延時間に対しては比較的影響がすくない。

そこで、通信クラスを複数定義して、これに基づいてスイッチ内の前記許容値を調整することによって、各種メディアに必要な通信品質を保証する概念がCCITT等で検討されている。通信クラスは、送信者がセルのヘッダ中に表示するピット列で表し、網はこのピット列を認識して前記許容値に応じたスイッチングを行うという考えである。

## [発明が解決しようとする課題]

従来のATMスイッチでは、入力線当たり1個のキューを設置し、複数種類のセル、すなわち通信クラスが異なるものを処理するのが一般的である。この方式では、スイッチのスループットを向上させるかまたは、キュー長を増加させる等のスイッチ全体の性能向上によって、要求条件を満た

- 7 -

#### [課題を解決するための手段]

第1図は本発明の原理構成図である。

第1図において、10はヘッダと情報からなりへッダに処理優先度(通信種別)を含む固定長情報のセル、11はクラス別の書き込みポインタを格納した書き込みポインタテーブル、12は読み出しポインタ格納手段、13は空きパッファポインタ格納手段、14はF1F0内の書き込みパッファの待ち行列を形成する告きパッファである。

、本発明は固定長情報中に処理優先度を表すクラス情報を付加し、固定長情報を格納するために単独の待ち行列を用いながら、情報を格納する時に各クラスの優先度の順番に応じた位置に掛き込みバッファを配置替えするものである。

# (作用)

むさ込みパッファを形成する各パッファ 1 4 は、 それぞれセル (ヘッダと情報) がむき込まれてお

- 9 -

すことになり、ハードウェアの負担は飛躍的に増 大するという問題がある。

これに対し、キューを通信クラス毎に分割して 設置し、これらのキューの読み出しアクセスに優 先度を付加することによって等価的に前記許容値 を変化させる方法が考えられる。しかし、この方 法も通信クラスに対応してキューのハード世が増 大することになり上記の問題を解決しないし、ト ラフィックの偏りに対しても染軟な対応が取りに くい。

また、優先度が高い通信クラスのセルを、待ち行列の途中に割り込ませる方法も存在するが、従来の入力した順番に出力を行う単純 F 1 F O では実現困難であった。

本発明は単独行列を用いながらセル毎の処理優 先度に対応して読み出しの順序を替えることがで きる待ち行列パッファ構成方式を提供することを 目的とする。

- 8 -

り、先頭に自バッファの後につながるバッファの バッファアドレスが格納され、その後にセルが格 納されている。このパッファの待ち行列は先頭か ら順次最後のバッファまでアドレス引き継ぎの形 式でチェーンを形成する。

先頭のバッファはセルが響き込まれた後、現在まで読み出しが行われていないバッファの中で最も優先度の高いバッファを製し、そのバッファアドレスは読み出しポインタ格納手段12に格納されている。また、これらの待ち行列バッファは、クラス別に優先度の高いものを先頭に低い方に順番に順序付けられてチェーンが形成されており、同じクラスのセルの間では、先に到着したセルの方が前の位置(読み出しが早い位置)に置かれる。

書き込みバッファの待ち行列の中で各クラスのセルが書き込まれた最後のパッファのバッファアドレスが、クラス別の書き込みポインタテーブル11にクラス別に指納されており、各クラスに対応してそのクラスの書き込みバッファがあるか否かを表す書き込みフラグ(WFで表示)も設定さ



れる (書き込み済は"1", 書き込まれてない時は"0")。 図の例では、クラス 1 はバッファアドレス A にクラス 1 のセルの最後 (最新)のデータが格納されていることを示し、クラス 2 はバッファアドレス C に最後のデータが格納されていることを衷す。

また、空きバッファ15の待ち行列が設けられ、 先頭の空きバッファのバッファアドレスが空きバ ッファポインタ格納手段13に格納される。

セルが到着すると、空きバッファポインタ格納 手段13の内容により示す空きバッファ列の先頭 バッファ15 (図の例ではE)を獲得し、同時に 空きバッファポインタを次の空きバッファアドレ ス (図ではF) に更新する。次に到着したセルを 獲得した空きパッファアドレスに書き込む。

一方、セルのクラスを識別して、書き込みポインタテーブル11の該当クラスの書き込みポインタを検索し、直前に到着したセルの格納アドレスを知り、そのバッファの先頭の引き継ぎ先バッファアドレスを上記獲得したバッファアドレス(

-11-

ファまたは読み出しバッファの引き継ぎ先アドレスとしてエンドマーク(BMで表示)を検出した場合は何れの動作も停止する。新たにチェーンを形成する際は、EMの代わりに新たなバッファの先頭アドレスをロードする。

### [実施例]

第2図は実施例のハードウェア構成図、第3図は初期設定の動作シーケンス、第4図(a)及び第4図(b)は書き込み動作シーケンス、第5図は読み出し動作シーケンス、第6図は積込み済パッファ列の構成例、第7図は空きバッファ列の構成例である。

第2図のハードウェア構成図は、本発明を実施 するのに必要な主要な構成が示されている。

20は空きバッファポインタメモリ (EPMで表示). 21は書き込みポインタメモリ (WPMで表示). 22は読み出しポインタレジスタ (RPRで表示). 23. 24はセレクタ (SELで表示). 25は空きバッファの待ち行列及び書き

B) に変更する。次に、直前に到着したセルが格納されていたパッファの変更前(元の)の引き継ぎ先のアドレスを上記獲得したパッファアドレス(B) の先頭に引き継ぎ先アドレスとして格納する。

これにより、クラス毎の末端のバッファに新しいバッファをつなぐことができ、且つ全体のチェーンの連続性が保たれる。また、クラス別の書き込みポインタテーブル11内の該当クラスのポインタは新たにセルが書き込まれたポインタに更新される。

読み出し動作は、読み出し要求が発生する毎に 読み出しポインタ格納手段12に示す書き込み済 み待ち行列パッファの先頭から読み出され、同時 に読み出しポインタの内容は、次バッファアドレ スに更新される。読み出し後のバッファは、空き パッファ列にチェーンされる。

チェーンの末端に位置するバッファの引き継ぎ 先アドレス部には常にエンド・マークを挿入し、 書き込み・読み出し動作において、共に空きバッ

- 1 2 -

込みバッファ待ち行列が形成されるメモリ、26はメモリの読み出し、書き込みを制御するメモリ制御回路、27はメモリの初期化を行うリセット回路、28は空をバッファアドレスラッチ、30は引き継ぎパッファアドレスラッチ、31-1~31-3は比較回路(COMP)、32は各部の動作を制御する制御部である。

空きバッファポインタメモリ(EMP) 20には、空きバッファ列の先頭のアドレスである空きバッファ 積込みポインタ (ERP) と空きバッファ 積込みポインタ (EWP) とが格納され、掛き込みポインタメモリ (WPM) 21には、クラス別審き込みポインタ (WP) と積込みフラグとが各クラス別にむスタセンタ (WP) と積込みフラグとが各クラス別にむなりまれている。また、読み出しポインタレジスタ 22は掛き込み済の待ち行列バッファの先頭の根も高いバッファアドレス)が格納されている。

第2図の構成を用い、制御部32の制御による

各動作シーケンスを第3図乃至第5図により説明 する。

第3図は初期設定の動作シーケンスである。

級初に初期設定要求が発生すると、制御部32から初期化信号が発生し、クラス別書き込みポインタWP(第2図の21のWPM内)を全て"0"に設定すると共に、積込みフラグは全てオフにし、次に読み出しポインタ(第2図のRP22内)にEM(エンドマーク)を書き込み、空きバッファポインタ(第2図のEPM20内のEPR)に"00"を書き込み、更にその空きバッファのアドレス "00"に次空きバッファのアドレスの初期値を書き込む(以上第3図300~303)。

次に空きバッファに書き込まれた引き継ぎアドレス(書き込みアドレス)が規定値(空きバッファに割当てられたアドレスの最後のアドレス)に達したか否かを判断し(同304)、達していない場合、ステップ305~307において収次空きバッファチェーンを形成する。その際、引き継ぎアドレス+固定値を書き込みデータ(引き継ぎ

**- 15** -

ァが有効か否か(読み出しデータが"EM"でないか否か)を判断し(同403)する。"EM"の場合、後述するステップ404以下の処理が行われるが、有効("C"の場合)なら、そのアドレス"C"の内容をリードする(同410)。この例では、アドレス"C"のパッファのデータ(引き継ぎアドレス)として"D"が得られる(これは第2図の空きパッファアドレスラッチ28に格納される)。

次に、空きバッファボインタERP(第2図の 20内)にデータ "D"を書き込む(同411)。 この "D"は後続するセルの書き込み先に使用す る。

次に、入力したセルのクラス情報を取り出し、 そのクラスを用いて書き込みポインタメモリ(第 2図のWPM21)からクラス別書き込みポイン タと積込みフラグを取り出す(同412)。第6 図の例ではクラスが"M"の場合、書き込みポイ ンタが"A"で、積込みフラグはオン("1") のデータが取り出される。 先アドレス)として書き込む。

こうして、書き込みアドレス (空きバッファの 先頭) が規定値に達すると書き込みアドレスにデ ータ "EM" を響き込み、空きバッファ積込みポ インタ (第2図のEPM20を構成する図示され ないレジスタEWPに格納する) に規定値を書き 込んでリターンする (同308,309,310)。

このようにして形成された空きバッファ列の構成例を第7図に示す。図に示すように、空きバッファ積込みポインタ(EWP)は、空きバッファの最後のバッファアドレスを保持し、空きバッファポインタ(ERP)は、空きバッファ列の先頭のバッファアドレスを保持(初期値は00)する。

次に、セルが入力した時の書き込み動作シーケンスを第4図(a)及び第4図(b)を用い、第6図及び第7図を参照しながら説明する。

セルが到着すると、空きパッファポインタ (ERP)を読み出す (第4図(a)402)。この時、第7図の例では、データとして"C" (パッファアドレス)が読み出される。 獲得した空きバッフ

- 16-

次に積込みフラグがオン(当該クラスの書き込みパッファが有るか)か否か判別し(同413)、オンならこのクラスのセルが以前に書き込み済(読み出し前)であることが分かる。オフの場合図示しないが、上位のクラスのフラグがオンになっている書き込みポインタWPを読み出して、そのアドレスのパッファの引き継ぎ先アドレスを取り出し、上記獲得したアドレス "C"のバッファの引き継ぎ先アドレスとして書き込み、①の経路により後述するステップ416に移行する。

ステップ 4 1 3 で 積込みフラグがオンの場合.
このクラス ( "M" とする) のセルの最後に審き込まれたバッファアドレス "A" (ステップ 4 1 2 で読み出した) の内容を読み出す (同 4 1 4 )。この結果、第 6 図の例の場合、引き継ぎ先アドレスとして "B" が読み出される。この引き継ぎ先アドレス "B" は、先に獲得した空きバッファであるアドレス "C" のバッファ内の引き継ぎ先アドレスとして書き込まれる (同 4 1 5 )。こうして、アドレス "C" のバッファの後にアドレス

"B" のパッファがつながれたことになる。

この後、①により第4図(0)に移り、ハント(獲得)済の空きパッファ(アドレス"C")に、到着セル情報(固定長)を書き込み(同416)、さらに書き込みポインタメモリ(WPM)の該当クラスにデーク"C"を書き込み(同417)、以前に積込みフラグがオフの場合、ここでオンに設定し、アドレス"A"の引き継ぎ先アドレスとしてデータ"C"を書き込む(同418)。これにより、アドレス"A"のパッファの後にアドレス "C"のパッファがつながり、書き込みポインタが更新される。

次に読み出しポインタRP(第2図22)を読み出して、その内容がEM(エンドマーク)と一致するか判断して、一致する場合は読み出しポインタに"C"を書き込む(ステップ419、420)。これは、読み出しポインタが最後のバッファまで読み出した状態で停止した時、アドレスCを先頭アドレスとしてここから読み出させるものである。

- 1 9 -

ンタWPに対して、上記ステップ 4 0 8 の動作 (データ "B"を書き込む)を行うようにする。 但し、この中で、既にフラグがオンのものが存在 すれば、このクラス以下の書き込みポインタWP については除外する。以上の動作によってクラス 間の優先度は保存される。

次に第5図に示す読み出し動作シーケンスについて説明する。

読み出し要求が発生すると、読み出しポインタ (RP) を読み出す(第5図501)。第6図の 例では、"E"が読み出される。次に読み出した 内容が空きか(RP=EMか)否かを判別し、空きなら終了し、データが入っている場合(アドレス "E"の場合)、そのアドレスの積込み(書き込み済)バッファからセル情報(引き継ぎアドレスの後のデータ)を読み出す(同503)。読み出したデータは、第2図のメモリ25からデータ OUTとして出力される。

この後クラス別書き込みポインタWPの内容と 前記のデータ(アドレス"E")を比較し、一致

上記ステップ403において、空きバッファが ない場合(ERP=EMの時)、到着セルが表示 するクラスに対応するクラス別書き込みポインタ (WP)を読み出し(同404)、読み出された パッファアドレス ( "A" とする) により該当バ ッファの引き継ぎ先アドレスを読み出す (同40 5)。この例ではアドレス "B" が得られるもの とする。この"B"が、EMであるか否かを判断 する(同406)、もしEMであれば到薪セルを 書き込むべきバッファが無いものとして到着セル を廃棄する(同409)。EMでない場合は、ハ ント済パッファ (アドレス"B") に到着セル情 報を二重書き込みして前の情報を消す(同40 7)。次に、書き込みポインタメモリWPMにデ ータ "B"を書き込み、同時に該当クラスの稅込 みつうグをオンにする(同408)。上記ステッ プ404~409の動作はセルが表示するクラス Mにおいて実行される。

この他に、クラスM以下で、かつ積込みフラグ が非活性(オフ)の全てのクラスの繋き込みポイ

- 20 -

したらこのクラスの最後の掛き込みパッファであ るので、このクラスの積込みはフラグをオフにす る (同505, 506)。 次に, アドレス ( " E")の引き継ぎ先アドレス ("F") を、読み 出しポインタRPに書き込んで読み出しアドレス を更新する(同507)。そして、アドレス" E " にデータ " E M " を書き込む (同508)。 これは、読み出した後のパッファを空きバッファ の厳後に組み込む準備であり、続けて空きパップ ァ積込みポインタEWP (第3回及び第7図参 - 服)の内容を読み出し、アドレスデータ(第7図 の例では "C") を得て (同509), このアド レス ( "G" ) のパッファの引き雑ぎ先アドレス として前記最後に付加されるバッファのアドレス "E"を書き込む(同510)。最後に、空きバ ッファ 積込みポインタEWPにアドレス "E" を 書き込み(同511), 空きバッファの最後のバ ッファ位置を表示する。

上記の動作において、書き込み、読み出し動作 では、共に空きポインタ、読み出しポインタのそ れぞれがエンドマーク (EM)を表示した時点で停止する。そのために、チェーンの末端に位置するパッファの引き継ぎ先アドレス部には常にEMを挿入する。新たに、チェーンを形成する際には、各ポインタの先頭アドレスがロードされる。

通信別書き込みポインタはセルの到着毎に更新されるが、一旦該クラスのセルが積込み済バッファになくなると次に該クラスのセルが到着した場合、該クラスより上位のクラスの内セルが積込み済の状態にある最下位クラスの書き込みポインタを用いて、そのバッファのつなぎ込み動作が行われる。

上記のように、クラス別の処理優先度が保証され、優先度が高いセルについて遅延時間及び廃棄 特性が改善される。

#### (発明の効果)

本発明によれば単独行列を用いて、セル毎に処理優先度(通信程別)を付加できるため、高速と低速の混合処理を必要とする通信において、比較

- 23 -

14:書き込みバッファ

15:空きパッファ

特許出願人 富士 通 株 式 会 社代理人弁理士 穂坂 和雄(外2名)

的低速動作の装置を用いて機能を満足させることが可能である。また、複数種類の通信クラスを持つセルを一括処理できるため、通信クラス間のトラフィックの偏りにも柔軟に対応することができ、バッファの分割膜(バッファを分割して管理するための負担)が緩和できる。

#### 4. 図面の簡単な説明

第1図は本発明の原理構成図、第2図は実施例のハードウェア構成図、第3図は初期設定の動作シーケンス、第4図(a)及び第4図(b)は書き込み動作シーケンス、第5図は読み出し動作シーケンス、第6図は積込みパッファ列の構成例、第7図は空きバッファ列の構成例、第8図は従来のATMスイッチの構成例である。

第1図中,


10:固定長情報のセル


11:クラス別の書き込みポインタテープル


12:読み出しポインタ格納手段


13:空きバッファポインタ格納手段


- 2 4 -

















従来のATMスイッチの構成例 第 8 図